تازه های علمی آموزشی مجازی

دانلود مجموعه عظیمی از فایل های آموزشی , دانشجویی , تحقیقاتی و متفرقه

پروژه powerpoint

اطلاعیه فروشگاه

از این که فروشگاه ما را جهت بازدید و جستجوی محصول مورد نظر خود انتخاب کرده اید ، بی نهایت سپاسگذاریم. در صورتیکه محصول مورد نظر شما در این فروشگاه وجود ندارد می توانید از طریق آدرس ایمیل زیر ، محصول خود را سفارش دهید: mataleb.mofid@gmail.com .......................... اطلاعیه فروشگاه : در هنگام خرید حتما روی دکمه تکمیل خرید در صفحه بانک کلیک کنید تا پرداخت شما تکمیل شود مراحل پرداخت را تا آخر و دریافت کدپیگیری سفارش انجام دهید ؛ در صورتی که نتوانستید پرداخت الکترونیکی را انجام دهید چند دقیقه صبر کنید و مجددا اقدام کنید و یا از طریق مرورگر دیگری وارد سایت شوید یا اینکه بانک عامل را تغییر دهید.پس از پرداخت موفق لینک دانلود به طور خودکار در اختیار شما قرار میگیرد و به ایمیل شما نیز ارسال میشود.............................. گروه تلگرام : Yon.ir/76hfi

منطق های NMOS و CMOS

 

 

 

 

 

نام محصول : پاورپوینت منطق های NMOS و CMOS 

فرمت : PPT

حجم : 13 مگابایت

تعداد اسلاید : 94

زبان : فارسی 

سال گردآوری : 97

 

  1. در منطق NMOS فقط از ترانزیستورهای n-channel استفاده می شود. بعلت اندازه کوچک ترانزیستورهای MOSFET مدارات ساخته شده با این منطق را میتوان بسیار مجتمع کرد.
  2. ایراد اصلی این منطق توان مصرفی بالا در حالت stand-by است ( مقدار آن با مدارات دوقطبی قابل مقایسه است).
  3. پردازنده های اولیه تماما با این منطق ساخته شده بودند. با این وجود مدارات CMOS بدلیل مصرف پائین در اغلب کاربردها جایگزین NMOS شدند.
  4. در حال حاضر NMOS در حافظه های پیشرفته مورد استفاده قرار می گیرد. حافظه های DRAM از یک ترانزیستور NMOS و یک خازن برای هر بیت استفاده می کنند.

 

NMOS معکوس کننده:

  1. مدارات NMOS از یک بار و تعدادی سوئیچ NMOS ساخته میشود. در ساده ترین حالت یک مقاومت بعنوان مدار pull-up استفاده میشود. در بخی مدارت مدار pull-up نیز از ترانزیستور ساخته میشود.
  2. در شکل روبرو مدار یک معکوس کننده دیده میشود که در آن ترانزیستور یک تقویت کننده سورس مشترک است که در ناحیه قطع و تریود کار میکند.
  3. وقتی ورودی در منطق صفر است، ترانزیستور در ناحیه قطع بوده و خروجی برابر با VDD و منطق یک میشود. وقتی ورودی در منطق یک قرار میگیرد. ترانزیستور وارد ناحیه خطی شده و بصورت یک مقاومت عمل میکند. در این حالت ولتاژ خروجی کمتر از ولتاژ آستانه سوئیج مرحله بعد خواهد بود.
  4. ایراد این مدار: از آنجائیکه برای ساخت ترانزیستور به سطح بسیار بزرگتری از تراشه مورد نیاز است نمیتوان تعدادی زیادی از آنها را در یک مدار مجتمع جای دارد .

حذف مقاومت:

  1. اگر بجای مقاومت از یک ترانزیستور افزایشی استفاده شود میتوان مدار pull-up را با همان روش ساخت بقیه ترانزیستور ها ساخته و تعداد فرایندهای لازم برای ساخت ویفر را کاهش داده و هزینه مدار را کم کرد.
  2. ایراد اصلی این مدار کاهش مقدار تغییرات ولتاژ خروجی است. یعنی بجای VDD قبلی به VDD-VT کاهش می یابد.
  3. برای رفع این نقیصه میتوان از ترانزیستور تخلیه ای برای مدار pull-up استفاده نمود. این ترانزیستور میتواند با VGS=0 نیز روشن شود. این روش عمده ترین روش ساخت مدارات NMOS است.

ساخت گیت NOR با منطق NMOS:

  1. برای بدست آوردن منطق NAND ترانزیستورهای پائینی بصورت سری با هم قرار میگیرند. برای اینکه این مدار بتواند VOL یکسانی با یک گیت NOT داشته باشد باید نسبت های آن در N یعنی تعداد ورودیها ضرب شود.
  2. با برزگتر کردن نسبت های ترانزیستورها، سطح بزرگتری از ویفر لازم خواهد بود که چندان مطلوب نیست. از اینرو تعداد ورودی های این گیت محدود خواهد بود.
  3. علاوه بر آن ویژگی های دینامیکی ترانزیستور نیز بدتر خواهد شد.
  4. از اینرو گیت NOR بر گیت NAND ترجیح داده می شود.


پرداخت اینترنتی - دانلود سریع - اطمینان از خرید

پرداخت هزینه و دریافت فایل

مبلغ قابل پرداخت 14,500 تومان
نمایش لینک دانلود پس از پرداخت هزینه
ایمیل
موبایل
کمک به هزینه درمان بیماران سرطانی
کدتخفیف:

درصورتیکه برای خرید اینترنتی نیاز به راهنمایی دارید اینجا کلیک کنید


فایل هایی که پس از پرداخت می توانید دانلود کنید

نام فایلحجم فایل
file8_2062699_5475.zip12.6 MB